Компания SiFive, основанная создателями архитектуры набора команд RISC-V и в своё время подготовившая первый прототип процессора на базе RISC-V, представила новое RISC-V ядро CPU в линейке SiFive Performance, которое на 50% быстрее прошлого топового ядра P550 и приближается по производительности к ARM Cortex-A78, наиболее мощному процессору на базе архитектуры ARM. SoC на базе нового ядра ориентированы прежде всего на серверные системы и рабочие станции, но возможно и создание урезанных вариантов для мобильных и встраиваемых устройств.
Заявлено, что по сравнению с P550 новое процессорное ядро SiFive содержит 16 МБ L3-кэша вместо 4MB, может объединять в одном чипе до 16 ядер вместо 4, работает на частоте до 3.5GHz вместо 2.4GHz, поддерживает память DDR5 и шину PCI-Express 5.0. Общая архитектура нового ядра близка к P550 и также имеет модульный характер, позволяющий добавлять в SoC дополнительные блоки со специализированными ускорителями или GPU. Подробности планируется опубликовать в декабре, а готовые для экспериментов на FPGA данные RTL будут опубликованы в следующем году.
RISC-V предоставляет открытую и гибкую систему машинных инструкций, позволяющую создавать полностью открытые SoC и микропроцессоры для произвольных областей применения, не требуя при этом отчислений и не налагая условий на использование. В настоящее время на базе спецификации RISC-V разными компаниями и сообществами под различными свободными лицензиями (BSD, MIT, Apache 2.0) развивается 111 вариантов ядер микропроцессоров, 31 платформа, 12 SoC и 12 готовых плат.
Заявлено, что по сравнению с P550 новое процессорное ядро SiFive содержит 16 МБ L3-кэша вместо 4MB, может объединять в одном чипе до 16 ядер вместо 4, работает на частоте до 3.5GHz вместо 2.4GHz, поддерживает память DDR5 и шину PCI-Express 5.0. Общая архитектура нового ядра близка к P550 и также имеет модульный характер, позволяющий добавлять в SoC дополнительные блоки со специализированными ускорителями или GPU. Подробности планируется опубликовать в декабре, а готовые для экспериментов на FPGA данные RTL будут опубликованы в следующем году.
RISC-V предоставляет открытую и гибкую систему машинных инструкций, позволяющую создавать полностью открытые SoC и микропроцессоры для произвольных областей применения, не требуя при этом отчислений и не налагая условий на использование. В настоящее время на базе спецификации RISC-V разными компаниями и сообществами под различными свободными лицензиями (BSD, MIT, Apache 2.0) развивается 111 вариантов ядер микропроцессоров, 31 платформа, 12 SoC и 12 готовых плат.